Publication No. CN 1398064 A

Title of the Invention: Transmission Interface for Different Types of Payloads in a Line Application at High Frequency

Abstract: Interface and method for transparently transporting tributary frame payload flows, the flows being of different type and/or at different clocks, said interface comprising: a multiplexing side receiving said tributary payload flows and outputting an aggregate flow; and a demultiplexer side receiving said aggregate flow and outputting single tributary payload flows, wherein it further comprises means for independently handling the tributary payload flows in order to obtain homogeneous payload flows at the same clock to be multiplexed.

Reference List:

- 18 Mapping into stuffing frame
- 20 Marker insertion

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷
H04J 3/16
H04J 3/22



[12] 发明专利申请公开说明书

[21] 申请号 02140750.9

[43] 公开日 2003年2月19日

[11] 公开号 CN 1398064A

[22] 申请日 2002.7.16 [21] 申请号 02140750.9

[30] 优先权

[32] 2001. 7.17 [33] EP [31] 01401915.2

[71] 申请人 阿卡尔卡塔尔公司

地址 法国巴黎

[72] 发明人 阿尔伯特·罗莫迪 卢卡·拉泽迪

阿尔伯特·勃拉特 塞尔瓦诺·弗里格利欧 [74] 专利代理机构 中国国际贸易促进委员会专利商 标事务所 代理人 郭思宇


权利要求书3页 说明书7页 附图3页

[54] 发明名称 在高频上用于线路应用的不同类型 有效负载的传输接口

[57] 摘要

∷ .

透明传输支路帧有效负载流的接口和方法,该流是不同类型的和/或时钟不同,所述接口包括:一个多路复用侧,接收所述支路有效负载流并输出一个集合流:和一个解复用侧,接收所述集合流并输出单个支路有效负载流,其中它还包括用于独立地处理支路负载流以获得将被多路复用的相同时钟上的同类有效负载流的装置。



- 1. 用于以基本透明的方式传输支路帧有效负载流(TRIB#1-TRIB#4)的接口,该流(TRIB#1-TRIB#4)是不同类型的和/或时钟不同,所述接口包括:
- 一个多路复用侧(TX),接收所述支路有效负载流(TRIB#1-TRIB#4)并输出一个集合流(AGGR);和
- 一个解复用侧(RX),接收所述集合流(AGGR)并输出单个支 路有效负载流(TRIB#1-TRIB#4);

特征在于:

它还包括装置(10、12、32、34),用于独立地处理支路负载流以获得将被多路复用的相同时钟上的同类有效负载流。

- 2. 根据权利要求 1 的接口,特征在于所述用于独立处理支路负载流的装置(10、12、32、34)包括解复用部件(10、32)。
- 3. 根据权利要求 1 的接口,特征在于所述用于独立处理支路负载流的装置 (10、12、32、34)包括用于将任一 SDH/SONET 支路负载帧映射到类 OTH 支路负载帧中的装置 (14)。
- 4. 根据权利要求 3 的接口,特征在于所述用于独立处理支路负载流的装置 (10、12、32、34)包括用于计算 FEC 冗余并将其插入到类 OTH 帧中的装置。
- 5. 根据权利要求 1 的接口,特征在于所述用于独立处理支路负载流的装置 (10、12、32、34)包括用于解码、纠错和重新生成纯 OTH 支路有效负载帧的 FEC 字节的装置 (16°)。
- 6. 根据权利要求 4 或 5 的接口,特征在于所述用于独立处理支路负载流的装置(10、12、32、34)包括用于将纯 OTH 和/或类 OTH 帧映射到填充帧中的装置(18)。
- 7. 根据权利要求 6 的接口,特征在于所述用于独立处理支路负载流的装置 (10、12、32、34)包括用于插入一个表示该流的标记的装置 (20)。

- 8. 根据权利要求 1 的接口,特征在于所述用于独立处理支路负载流的装置 (10、12、32、34)包括用于同步所接收的填充帧的装置,所述同步装置通过读取所接收帧中包含的帧同步字进行操作。
- 9. 根据权利要求 8 的接口,特征在于所述用于独立处理支路负载流的装置 (10、12、32、34)包括用于从所接收的填充帧中提取标记的装置 (36),该标记被提供给状态机 (38)用于驱动解复用器 (30)。
- 10. 根据权利要求 9 的接口,特征在于它还包括用于解映射所接收的填充帧的装置 (40)。
- 11. 根据权利要求 10 的接口, 特征在于它还包括用于解码 FEC 字节的装置 (42') 和/或用于计算 FEC 冗余并将其从解映射的填充帧中丢弃的装置 (42)。
- 12. 根据权利要求 11 的接口,特征在于它还包括用于将类 OTH 帧映射到相应 SDH/SONET 帧的装置。
- 13. 用于以基本透明的方式传输支路帧有效负载流 (TRIB#1-TRIB#4)的方法,该流(TRIB#1-TRIB#4)是不同类型的 和/或时钟不同,该方法包括:

接收所述支路有效负载流(TRIB#1-TRIB#4)并输出一个集合流(AGGR);和

接收所述集合流(AGGR)并输出单个支路有效负载流(TRIB#1-TRIB#4);

特征在于:

独立地处理支路负载流以获得将被多路复用的相同时钟上的同类,有效负载流。

- 14. 根据权利要求 13 的方法,特征在于所述独立处理支路负载流的步骤包括解复用单个输入支路负载流(10、32)。
- 15. 根据权利要求 13 的方法,特征在于所述独立处理支路负载流的步骤包括将任一 SDH/SONET 支路负载帧映射到类 OTH 支路负载帧中(14)。
 - 16. 根据权利要求 15 的方法,特征在于所述独立处理支路负载流

的步骤包括计算 FEC 冗余并将其插入到类 OTH 帧中(16)。

- 17. 根据权利要求 13 的方法,特征在于所述独立处理支路负载流的步骤包括解码、纠错和重新生成纯 OTH 支路有效负载帧的 FEC 字节 (16')。
- 18. 根据权利要求 16 或 17 的方法,特征在于所述独立处理支路负载流的步骤包括将纯 OTH 和/或类 OTH 帧映射到填充帧中(18).
- 19. 根据权利要求 18 的方法,特征在于所述独立处理支路负载流的步骤包括插入一个表示该流的标记(20)。
- 20. 根据权利要求 13 的方法,特征在于所述独立处理支路负载流的步骤包括通过读取所接收的帧中包含的帧同步字来使所接收的填充帧同步。
- 21. 根据权利要求 20 的方法,特征在于所述独立处理支路负载流的步骤包括从所接收的填充帧中提取标记,并将所述被提取出的标记提供给状态机(38)用于驱动解复用器(30).
- 22. 根据权利要求 21 的方法,特征在于它还包括解映射所接收的填充帧的步骤(40)。
- 23. 根据权利要求 22 的方法, 特征在它还包括解码 FEC 字节(42')和/或计算 FEC 冗余并将其从解映射的填充帧中丢弃的步骤(42)。
- 24. 根据权利要求 23 的方法,特征在于它还包括将类 OTH 帧映射到相应的 SDH/SONET 帧的步骤。

在高频上用于线路应用的 不同类型有效负载的传输接口

技术领域

本发明涉及电信领域,尤其涉及一种在高频线路应用中有效地管理不同性质或不同时钟的数据流的方法和接口。

背景技术

在电信领域,信号以不同的方式被传输。例如,根据 SDH 或 SONET 标准和 OTH 标准如何传输信号是公知的。为了更好地理解这两种技术,可以参见例如在此引入作为参考的有关推荐标准(ITU-T G.707 和 709)。

OTH标准阐述了一种将 SDH 有效负载转换成 OTH 帧的机制。这种机制可以是所谓的同步映射或异步映射。同步映射所根据的事实是频率之比固定,即一个等于 79/85 的有理数。根据同步映射,不需要在包含 SDH/SONET 有效负载的 OTH 帧中添加填充比特。

如所公知的,TDM 多路复用是在标称比特频率 f_{t0} 上对 N 个数字信号(支路信号)进行时分多路复用的操作。通过逐比特(或逐字节)交织被复用的复用信号的频率等于 f_{m0} , f_{m0} >N f_{t0} , 并需要一个帧同步字。在写入阶段,即在数字多路复用器的输入上,支路比特以等于它们的时间比特频率的写入频率被写入一个缓冲器。在生成复用信号的读出阶段,以读出频率 f_{r0} 循环地读出 N 个支路的缓冲器。

电信网络的网络单元可以接收不同类型(即 SDH/SONET 或OTH)因而具有不同比特率的信号流,和/或具有相同标称比特率但由不同时钟产生的信号流。例如, SDH STM-64 流在 9,95Gb/s 上,而OTH体系的信号流在 10,709 Gb/s 上。换句话说,即便所要管理的信号流具有相同的帧 SDH/SONET 有效负载,它们也不能被简单地多路复用,因为它们可能是由不同时钟产生的。

因而,需要提供用于所接收的各种信号流的单一时钟。

目前,在电信领域越来越需要提供大约在 40Gb/s 的超高频上的线路应用。现有技术的解决方案并不允许 SDH/SONET 和 OTH 有效负载的时分多路复用的混合传输。

发明内容

在这种帧中,本发明的主要目的是提供一种在高频或超高频应用上用于线路应用的优化时分多路复用传输接口,它能够管理具有"混合"有效负载(即SDH/SONET和OTH有效负载)的信号帧。

通过如下接口和方法来实现这一目的及其它目的。

用于以基本透明的方式传输支路帧有效负载流的接口,该流是不同类型的和/或时钟不同,所述接口包括:一个多路复用侧,接收所述支路有效负载流并输出一个集合流;和一个解复用侧,接收所述集合流并输出单个支路有效负载流;特征在于:它还包括装置,用于独立地处理支路负载流以获得将被多路复用的相同时钟上的同类有效负载流。

用于以基本透明的方式传输支路帧有效负载流的方法,该流是不同类型的和/或时钟不同,该方法包括:接收所述支路有效负载流并输出一个集合流;和接收所述集合流并输出单个支路有效负载流;特征在于:独立地处理支路负载流以获得将被多路复用的相同时钟上的同类有效负载流。

本发明的其它有利特征在各从属权利要求中被阐述。

本发明的基本思想在于将 SDH/SONET 有效负载映射在 "类OTH"帧中从而仅有一种有效负载,然后,一组中的每个纯 OTH 和类 OTH 帧被独立地映射在一个相应的填充帧中以将不同的有效负载时钟精度调整到单一时钟上。有利地,所有这些功能都可以用 CMOS设备来实现。最后,各种填充帧将通过硅锗串行化器串行化,并通过一个同步硅锗比特方式多路复用器多路复用。

附图说明

在参考下述附图,阅读仅是示范性和非限制性的例子所给出的下

述详细说明之后,本发明将变得更容易理解。

- 图1图示根据本发明一种实施例的接口的多路复用侧;
- 图 2 图示根据本发明一种实施例的接口的解复用侧;
- 图3图示用于实现本发明的一种可能的填充帧。

具体实施方式

首先参见图 1,根据本发明的接口的发送/多路复用侧 TX 包括:用于接收支路信号流 (TRIB#1 至 TRIB#4)的输入端口、用于建立相应数目的填充帧的多个部件 12、相应数目的解复用部件 10、相应数目的多路复用部件 22 和输出一个集合流的集合器/多路复用器 24。

多路复用侧输入端口能够接收不同的客户支路信号,即同步数字信号(SDH或 SONET)和/或光信号(符合 OTH 标准)。在图示的实施例中,所接收的信号是 SDH STM-64信号和 OTU2信号。众所周知, SDH STM-64信号具有标称比特率 9,95 Gb/s,而 OTU2信号具有标称比特率 10,70 Gb/s。因此,因为在图示实施例中大约 10 Gb/s 左右的信号流数量是四个,输出的集合信号大约在 40 Gb/s 上。最终,在图示的实施例中,有三个 SDH流(TRIB#1、TRIB#2、TRIB#4)和一个 OTH流(TRIB#3),但是这应当被视为一个非限制性的实施例。

独立于每个信号流所携带的有效负载的种类, 信号流进入各个填充帧生成器 12。填充帧生成器 12 最好分别由 CMOS 设备构成。

在进入填充帧生成器 12 之前,由解复用部件 10 执行解复用操作以在填充帧生成器可以进行更佳处理的较低频率上操作。在图示的实施例中,串并转换之后的频率大约在 600 Mb/s (SDH 流为 622 Mb/s,OTH 流为 666Mb/s).

在填充帧生成器 12 的第一级(部件 14)中,SDH/SONET 客户支路信号的每个有效负载被映射在一个适当的类 OTH 帧中。最好使用同步映射,因为优点在于并不提供填充比特。本发明当然可以同样应用于异步映射。根据同步映射,多个 SDH/SONET 比特被严格地安排在相应的 OTH 帧中。

与关于 FEC 的 OTH 推荐标准一致, 纯 OTH 帧的 FEC 字节被解

码、纠错和重新生成(FEC 再生,部件 16')。这是因为每次电处理一个光信号流,都建立一个端接点,需要这样一个有关 FEC 的操作。应当注意在输入支路是 OTH 格式的情况下也执行 FEC 再生操作,从而将纠正可能的传输错误。

在输入帧是一个类 OTH 帧 (SDH/SONET 有效负载)的情况下, 计算 FEC 冗余并插入在类 OTH 帧中 (FEC 再生, 部件 16)。

在下一级(部件 18)中,使用适当的抖动降低算法将纯 OTH 和 类 OTH 帧映射在填充帧中(下面将更详细地公开)。而且,填充 ID 比特和帧同步字比特被插入在填充帧中。

在 OTH 帧到填充帧的映射中,一个适当的流标识标记被插入在填充帧中(20)。标记的目的是标识填充帧所来自的信号流。换句话说,在解复用侧上恢复比特的正确顺序时需要这些标记。标记被保护编码以避免可能改变其值的线路错误。

鉴于 OTH 帧已经被扰码的事实,在多路复用/发送侧上不再对填充帧执行扰码操作。这样做的原因在于开销比特的正确选择足以在帧中提供很好的比特平衡和谐波含量。

最后, 从各个填充帧生成器输出填充帧。

为了获得在 10,763 Gb/s 上的准同步信号, 由多个 MUX 16:1 执行 多路复用操作 16:1 (部件 22)。

集合器装置(MUX 4:1, 部件 24)以比特方式多路复用 10,763 Gb/s 的信号从而获得一个 43,05 Gb/s 的串行信号。应当注意到本发明的一个优点在于 MUX 24 仅需要维持四个比特的相干性,因此,它是一个很简单的组成部件。

在接收/解复用侧 RX 上(参见图 2), 执行逆操作。

一条43,05 Gb/s的串行链路进入解复用器(DEMUX 1:4 部件30)。 DEMUX 1:4 部件30 执行比特方式的解复用以获得四个10,763的信号流。

通过四个解复用部件(DEMUX 1:16, 部件 32),对 10,763 Gb/s上的每个信号流执行相应的解复用操作,并生成正确的填充帧。解复

用 1:16 操作的目的是获得一个可由 ASIC (超大规模集成电路) 处理的速率 (672 Mb/s) 上的填充帧。

通过读取相应的帧同步字使填充帧同步。

在用作填充帧拆分部件的 ASIC 34 中, 从填充帧中提取流标识标记(部件 36)。由一个状态机 38 分析该标记从而恢复正确的比特顺序。例如,参考图 1 和图 2,第一 10 Gb/s 支路流的填充帧将用#1标记,第二 10 Gb/s 支路流的填充帧将用#2标记,第三 10 Gb/s 支路流的填充帧将用#3标记,和第四 10 Gb/s 支路流的填充帧将用#4标记。假如在解复用侧以正确的顺序接收到填充帧,它们将分别用 1、2、3和 4标记。它们也可能以不同的顺序被接收,例如 3、4、1 和 2。根据所提取标记的顺序,状态机 38 将控制 DEMUX 1:4 30 以执行一个相移并恢复正确的比特顺序(1、2、3 和 4)。

在填充帧折分部件 34 中的下一级中, 客户支路信号的每一有效负载被从 OTH 解映射到 SDH/SONET 或 OTH(部件 40)。最好使用一个同步解映射。

对于纯 OTH 帧, FEC 被解码(部件 42')、纠错和再生(FEC 再生); 对于类 OTH 帧, 计算并丢弃 FEC 冗余(FEC 终止, 部件 42)。

在输出支路信号流之前,执行一个多路复用操作以恢复大约 10 Gb/s 的原始频率。

现在,本发明显然提供了一种有效的用于线路应用的传输接口,它能够接收具有不同有效负载的信号并在一个更高频率上予以传输。 本发明的主要优点在于使用性能较低因而低成本的组件。

图 3 图示根据本发明的填充帧的一种可能实施例。

图 3 的填充帧包括十四个区,每一区具有 640(128 ×5)个比特。 因此,每一帧的比特总数是 8960,有效负载比特是 8914(如果未执行 填充)或 8915。

第一区包括一个 24 比特的 FAW (帧同步字)、一个 6 比特的标记(或信道指示)、两个空闲比特(用于信令)和一个 608 比特的有效负载。

第2至13区包括一个1比特的填充ID(用于填充控制)和一个639比特的有效负载。

最后, 第 14 区包括一个 1 比特的填充 ID、一个 1 比特的填充机会和一个 638 比特的有效负载。用于填充机会的比特允许调整输入有效负载的比特率。


本发明的一个优点在于接口的 BER 比现有技术低(当前的光技术并不允许 40 Gb/s 上的完全无差错传输)。在根据本发明的接口中,OTU-2 有效负载作为 OTH 标准被传输,而 SDH/SONET 有效负载通过采用类 OTH 帧的 FEC 设备来传输。这产生了一个防止传输错误的强壮系统。


这种解决方案允许在噪声环境中在不同有效负载信号(SDH/SONET和OTH类型)的一个(时分多路复用)数据流上的透明传输。通过尽可能地保持传输链路上有效负载信号的独立性(因而完全地独立),因此 40 Gb/s 的信号仅存在于比特方式的多路复用设备中,降低了高频设备的复杂性。在ITU-T标准中,在传输链路中迅速建立 40 Gbit/s 的信号(参见例如 STM-256或 OTU3,必须在 CMOS设备中装配),这意味着 CMOS 设备和串行化器必须具有处理 40 Gbit/s 的能力。

虽然已经参考其优选实施例(如何管理四个 10 Gb/s 的信号流以获得一个 40 Gb/s 的信号流)详细描述了本发明,相同的原理同样可以应用于不同的配置。例如,可以管理四个 SDH STM-16 信号流(或四个 OTU1 信号流)以获得一个 10 Gb/s 的信号流。换句话说,该接口可以包括任意数目 (n) 的填充帧生成器,用于管理相应数目 (n) 的输入信号流,但是比特方式的 MUX/DEMUX 比率应当相应地改变(MUX n:1,DEMUX 1:n)。输入接口的信号流可以是 SDH STM-4、STM-16、STM-32、STM-64 或更高(或根据 SONET 标准的相应信号流)。

因此,已经图示并描述了满足所需要的所有目的和优点的一种新接口和新方法。然而,对于本领域的普通技术人员来说,在阅读公开

本发明优选实施例的说明书及附图之后,显然可以对本发明进行各种 修改、变型以及其它用途和应用。所有这些不脱离本发明精神和范围 的修改、变型以及其它用途和应用将被视为落入仅由权利要求书所限 制的本发明的范围内。





有效负载 608比特	有效负载 639比特	有效负载 639比特	- 有效负载 639比特	有效负载 638 比特 图 3
2 比特				填充机会1比特
FAW CHID 24 比特 6 比特	填充 ID 1 比特	海 九 1.0 十 5.4 1 5.4 4 4	填充 ID 1 比特	填充 ID 1 比特
_		<u></u>	<u> </u>	4